使用 Verilog HDL 实现了单周期 54 条 MIPS 指令的 CPU 的设计、前仿真、后仿真和下板调试运行 附完整代码_verilog实现mips指令_程序员uu
使用 Verilog HDL 实现了单周期 54 条 MIPS 指令的 CPU 的设计、前仿真、后仿真和下板调试运行 附完整代码
标签： fpga开发 VerilogHDL 单周期
【FPGA教程案例63】硬件开发板调试3——vio虚拟IO核的应用_fpga vio_fpga和matlab
在我们进行In system debug时需要使用按键触发查看相关信号，但不想用板子上的按键，或者板子上没有物理按键时，可以借助VIO核。VIO：Virtual input output，即虚拟IO。主要用作虚拟IO使用；VIO的输出可以控制模块的输入，VIO的输入可以显示模块的输出值。...
标签： fpga开发 VIO使用 FPGA教程
如何通俗地理解原码、反码和补码_孤独的单刀
如何通俗地理解原码、反码和补码
标签： 计算机原理 二进制
FPGA-仿真读写bmp图片_fpga读取图像_伊木子曦
最近想完成FPGA图像处理，由于没有开发板，就像通过仿真完成，之前像的是通过python 将图像转化为txt文本，最后利用verilog 读取txt文件导入，对像素点进行处理，然后将处理后像素数据写入txt,最后通过python转化为bmp位图，后来发现verilog可以直接读取bmp文件，并且将数据写入bmp文件。方便了很多。
标签： fpga开发 python bmp
低功耗设计_Jay丶ke
低功耗设计
标签： 单片机 物联网 fpga开发
FPGA平台以太网学习：涉及1G/2.5G Ethernet 和Tri Mode Ethernet MAC两个IP核的学习记录（一）——知识补给_fpga mac核_FPGA_青年
FPGA平台以太网学习：涉及1G/2.5G Ethernet 和Tri Mode Ethernet MAC两个IP核的学习记录
标签：
使用 Petalinux 定制 Linux 系统_petalinux-build_芝诺兔子
使用Petalinux进行Linux系统设计流程
标签： linux fpga开发 ubuntu
FPGA代做-基于FPGA的QPSK实现_qpsk调制fpga_火点宝贝
FPGA代做-基于FPGA的QPSK实现第一章 课题研究意义和发展前景 OQPSK调制技术是一种恒包络调制技术，受系统非线性影响小，具有较高的带宽利用率和功率利用率，在卫星环境、无线环境下得到广泛应用。因此，在通信信号侦收设备所处理的信号中，存在大量的OQPSK信号。在传统的侦收设备中，接收机的解调单元都是采用模拟处理方法和器件实现的。大都使用了模拟滤波器、鉴相器(乘法器)和压控振荡器(VCO)。这种传统的模拟解调单元电路体积大，形式复杂;调试过程复杂、调试周期长;器件内部噪声大，易受环境影响，可靠性差。
标签：
用verilog编写按键消抖代码
本verilog代码在按键按下和松开情况下均能消抖
标签： fpga开发-
fpga实操训练（uart串口）_嵌入式-老费
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】 如果说led灯、按键、数码管这些都只能算是基础的话，那么学习fpga遇到的第一个门槛就是uart。要做好uart，首先需要了解串口的一些特性。1、uart串口的基本特性 1）波特率。所谓波特率，就是多长时间接受一个数据。这个速度可以快，可以慢。关键是双方要匹配。 2）数据的构成。一般uart的数据，由起始位、数据位、校验位、停止位构成。校验
标签： fpga开发 -
Xilinx?Alveo系列FPGA加速卡软件开发入门_小强不吃菜
随着异构计算越来越火，FPGA加速卡在诸多领域的应用也越来越多。FPGA加速卡与GPU加速卡加速原理完全不同。GPU本质上是依靠海量的并行运算单元，提升整体的吞吐量，来吃尽内存带宽。FPGA是通用的门阵列，按照数据结构和运算特点搭建专用运算单元，能够以更低功耗和时延实现高吞吐。本文主要以一个简单demo介绍FPGA的项目结构和功能
标签： 阻塞赋值和非阻塞赋值的区别_Wxz2021
阻塞赋值和非阻塞赋值
标签： fpga开发 开发语言
《FPGA学习》-＞呼吸灯_fpga呼吸灯_朽木自雕i
呼吸灯，简而言之就像人类呼吸一样，有节奏的让LED灯从：灭->微微亮->微亮->亮->高亮，然后再从：高亮->亮->微亮->微微亮->灭的这样一个过程。
标签：
P1dB、IIP3、OIP3、IMD定义及关系_lys芯豺
IMD3即三阶互调（third order intermodulation），两者区别主要是IP3针对的时功率值，IMD3是相对值，一般器件中的指标，IP3有输入三阶互调（IIP3），输出三阶互调（OIP3），IMD3主要有三阶互调抑制度，两者的单位不一样，IP3为dBm，IMD3为dBc。当双音信号输入放大器时，由器件非线性产生的许多组合频率分量中，有可能落在放大器频带内的频率分量除了基波外，还可能组成2f1-f2和2f2-f1（由非线性器件的三次方项产生的）。G--增益（gain）（IIP3越大越好）
标签： 集成测试 射频工程
HDLbits Generate for-loop Adder100i_adder100i generate_onclude
Verilog 使用generate for-loop实例化100个1位全加器实现100位加法器问题描述设计思路Reference问题描述Create a 100-bit binary ripple-carry adder by instantiating 100 full adders. The adder adds two 100-bit numbers and a carry-in to produce a 100-bit sum and carry out. To encourage you t
标签： fpga开发 开发语言 verilog 硬件工程 其他
